Преимущества и недостатки использования метода векторов указателей в векторном потоковом процессоре
Автор: Дикарев Николай Иванович, Шабанов Борис Михайлович, Шмелв Александр Сергеевич
Журнал: Программные системы: теория и приложения @programmnye-sistemy
Рубрика: Программное и аппаратное обеспечение для супер ЭВМ
Статья в выпуске: 4 (47) т.11, 2020 года.
Бесплатный доступ
Статья посвящена анализу выполнения программы быстрой сортировки (QS) в векторном процессоре с архитектурой управления потоком данных, в котором для хранения массивов используется метод векторов/указателей. Анализируется выявленный на программе QS недостаток хранения массивов с помощью векторов указателей и предложен способ решения этого недостатка введением команд split и fuse в систему команд процессора. Несмотря на значительное усложнение графа и числа выполняемых команд в программе QS, введение в систему команд ВПП новых команд split и fuse позволило достичь на этой программе до 7.4 раз более высокой производительности по сравнению с процессорным ядром Intel Skylake.
Векторный процессор, архитектура управления потоком данных, программа сортировки, параллелизм уровня команд, мелкоструктурный параллелизм, векторная производительность
Короткий адрес: https://sciup.org/143174570
IDR: 143174570 | DOI: 10.25209/2079-3316-2020-11-4-55-71
Список литературы Преимущества и недостатки использования метода векторов указателей в векторном потоковом процессоре
- Д. Л. Хеннеси, Д. А. Паттерсон. Компьютерная архитектура. Количественный подход, ред. А. К. Ким , Техносфера, М., 2016, 978-5-94836-413-1, 936 с. ISBN: 978-5-94836-413-1
- Н. И. Дикарев, Б. М. Шабанов, А. С. Шмелёв. «Мелкоструктурный параллелизм и более высокая производительность процессорного ядра: преимущества векторного потокового процессора», Программные системы: теория и приложения, 10:4(43) (2019), с. 201--217. DOI: 10.25209/2079-3316-2019-10-4-201-217
- Arvind, R. S. Nikhil. “Executing a program on the MIT tagged-token data-flow architecture”, IEEE Transactions on Computers, 39:3 (1990), pp. 300--318. DOI: 10.1109/12.48862
- G. V. Papadopoulos, K. R. Traub. “Multithreading: A revisionist view of dataflow architectures” (30 May 1991, Toronto, Canada), 1991, pp. 342--351. DOI: 10.1145/115953.115986
- W. M. Miller, W. A. Najjar, A. P. Wim Bohm. “A model for dataflow based vector execution”, ICS'94 (July 1994), 1994, pp. 11--22. DOI: 10.1145/181181.181197
- A. R. Hurson, K. M. Kavi. “Dataflow computers: their history and future”, Wiley Encyclopedia of Computer Science and Engineering, ed. B. Wah, John Wiley amp; Sons, Inc., 2008, 12 pp. DOI: 10.1002/9780470050118.ecse102
- H. Terada, S. Miyata, M. Iwata. “DDMP's: self-timed super-pipelined data-driven multimedia processors”, Proceedings of the IEEE, 97:2 (1999), pp. 282--296. DOI: 10.1109/5.740021
- J. Gurd, W. Bohm, Yong Meng Teo. “Performance issues in dataflow machines”, Future Generations Computer Systems, 3:4, pp. 285--297. DOI: 10.1016/0167-739X(87)90033-1
- Н. И. Дикарев, Б. М. Шабанов, А. С. Шмелёв. «Векторный потоковый процессор: оценка производительности», Известия ЮФУ. Технические науки, 2014, №12 (161), Тематический выпуск: Суперкомпьютерные технологии, с. 36--46.
- B. Bramas. “A novel hybrid Quicksort algorithm vectorized using AVX-512 on Intel Skylake”, International Journal of Advanced Computer Science and Applications, 8:10 (2017), pp. 337--344. DOI: 10.14569/IJACSA.2017.081044
