Пакетный протокол взаимодействия программируемых логических интегральных схем
Автор: Адамович Игорь Алексеевич, Климов Юрий Андреевич
Журнал: Программные системы: теория и приложения @programmnye-sistemy
Рубрика: Программное и аппаратное обеспечение для супер ЭВМ
Статья в выпуске: 1 (44) т.11, 2020 года.
Бесплатный доступ
При создании вычислительных систем с использованием программируемых логических интегральных схем (ПЛИС) или специализированных микросхем часто встает проблема соединения нескольких микросхем между собой для передачи данных. При создании авторами подобной вычислительной системы оказалось, что существующие доступные протоколы взаимодействия не обладают требуемыми свойствами: пакетной передачей, использованием небольшого числа линий ввода-вывода общего назначения, необходимой пропускной способностью.Представлен пакетный протокол передачи данных между ПЛИС, использующий 6 линий ввода-вывода общего назначения и обеспечивающий скорость передачи до 10 МБ/с (суммарно в обе стороны) при частоте 20 МГц.
Полудуплексная передача, кредитная информация, сериализация/десериализация данных, конечный автомат, сдвиговый регистр, язык описания аппаратуры
Короткий адрес: https://sciup.org/143170859
IDR: 143170859 | DOI: 10.25209/2079-3316-2020-11-1-31-55
Список литературы Пакетный протокол взаимодействия программируемых логических интегральных схем
- R. Tsugami, Y. Shibata. “FPGA implementation of lightweight communication protocol processing for IoT”, CISIS-2018, Advances in Intelligent Systems and Computing, vol. 772, eds. L. Barolli, N. Javaid, M. Ikeda, M. Takizawa, Springer, Cham, 2019, pp. 506-517. DOI: 10.1007/978-3-319-93659-8_45
- R. S. Correa, J. P. David. “Ultra-low latency communication channels for FPGA-based HPC cluster”, Integration, 63 (2018), pp. 41-55. DOI: 10.1016/j.vlsi.2018.05.005
- R. S. S. Kumari, C. Gayathri. “Interfacing of MEMS motion sensor with FPGA using I2C protocol”, 2017 International Conference on Innovations in Information, Embedded and Communication Systems (ICIIECS) (17-18 March 2017, Coimbatore, India), pp. 1-5. DOI: 10.1109/ICIIECS.2017.8275932
- G. Yoon, J. Kim, G.-Y. Kim, B. Son, H. Yoo. “Multiple RS-485 interface management FPGA design for Power micro-metering”, 2019 10th International Conference on Power Electronics and ECCE Asia (ICPE 2019 - ECCE Asia) (27-30 May 2019, Busan, Korea (South)), pp. 2635-2640.
- Н. Н. Беспалов, Ю. В. Горячкин, Д. В. Тундыков. «Программная реализация управляющего устройства на ПЛИС для обмена данными по интерфейсу SPI», Научно-технический вестник Поволжья, 2016, с. 75-78.
- В. С. Старшинов, С. А. Ткачев. «Разработка IP-Core для соединения интерфейсов AXI и SPI с использованием микропроцессорных систем в связке с ПЛИС», Сборник научных трудов, в 10 т. 1, ред. Д. Н. Достовалов, Новосибирский государственный технический университет, Новосибирск, 2018, с. 110-117.
- R. Nawrath, R. Czerwinski. “FPGA-based implementation of APB/SPI bridge”, International Conference of Computational Methods in Sciences and Engineering 2018 (ICCMSE 2018), AIP Conference Proceedings, vol. 2040, AIP Publishing, 2018, 4 pp. DOI: 10.1063/1.5079145
- Д. И. Воронков, А. А. Вейков, И. Ю. Сысоев. «Сложнофункциональный блок контроллера карты памяти интерфейса Secure Digital», Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС), 2016, №3, с. 186-190.
- М. И. Чемоданов. «Организация интерфейса для реализации протокола AXI-Lite между ПЛИС фирмы Xilinx», Материалы I Всероссийской научной конференции, в 2 т. 2, Качалин Александр Васильевич, 2017, с. 261-268.
